回溯 相關(guān)文章(3篇)
-
高速率低延時Viterbi譯碼器的設(shè)計與實現(xiàn)
發(fā)表于：9/17/2018 11:58:00 AM
-
結(jié)構(gòu)優(yōu)化的維特比譯碼器的實現(xiàn)方案
發(fā)表于：4/7/2017 12:21:00 PM
-
基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)
發(fā)表于：9/12/2007 3:14:18 PM
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2