《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn)
《電子技術(shù)應(yīng)用》2007年第1期
童 琦,何洪路,吳明森
摘要: 針對(duì)319卷積編碼,提出一種Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時(shí)鐘和存儲(chǔ)介質(zhì)復(fù)用,實(shí)現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進(jìn)行了建模仿真和綜合實(shí)現(xiàn)。
關(guān)鍵詞: FPGA Viterbi譯碼 路徑值 回溯 ISE
Abstract:
Key words :

摘 要: 針對(duì)319卷積編碼,提出一種Viterbi譯碼" title="Viterbi譯碼">Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時(shí)鐘和存儲(chǔ)介質(zhì)復(fù)用,實(shí)現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE" title="ISE">ISE 6.2中進(jìn)行了建模仿真和綜合實(shí)現(xiàn)。

關(guān)鍵詞: Viterbi譯碼 路徑值" title="路徑值">路徑值  回溯" title="回溯">回溯

基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。
主站蜘蛛池模板: 国产伦精品一区二区三区精品 | 美国一级免费 | 亚洲国产日产韩国欧美综合 | 久久免费成人 | 黄影院| 曰本美女高清在线观看免费 | 欧洲成人r片在线观看 | 美女免费毛片 | 亚洲精品午夜国产va久久成人 | 欧美三区| 成人综合影院 | 欧美一区二区精品系列在线观看 | 国产观看在线 | a毛片在线 | 岛国在线永久免费视频 | 成人三级在线视频 | 中文字幕一区二区三 | 三级全黄的全黄三级三级播放 | 国产成人精品亚洲 | 美女又黄又免费视频 | 亚洲精品一区二区四季 | 九色国产在线 | 在线免费看一级片 | 视频一区欧美 | 亚洲成人免费在线观看 | 欧美韩国日本在线 | 美女视频免费黄色 | 久久精品成人免费网站 | 日韩美女啪啪 | 日本无玛| 国产成人精品久久一区二区小说 | 精品欧美日韩一区二区三区 | 97在线视频免费观看 | 国产日韩精品欧美一区 | 国产日韩欧美一区 | 正在播放国产精品放孕妇 | 成人毛片1024你懂的 | 日本不卡一区视频 | 国产乱淫a∨片免费视频 | 日本a级三级三级三级久久 日本a级特黄三级三级三级 | 在线a人片免费观看国产 |