| Altera培訓(xùn)之可編程邏輯基礎(chǔ) | |
| 所屬分類：教程|講義 | |
| 上傳者：fangshu | |
| 文檔大小：213 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：1. 可編程邏輯的產(chǎn)生：最初人們在進(jìn)行數(shù)字邏輯設(shè)計(jì)的時(shí)，就是用各種TTL(晶體管-晶體管器件)與非門去搭建，列真值表—畫卡諾圖—列邏輯表達(dá)式，這和數(shù)字電子基礎(chǔ)中學(xué)的一模一樣，學(xué)到后來基本上都是在干這些事情，做實(shí)驗(yàn)更是在面包板上插插，好不過癮！把大部分時(shí)間都浪費(fèi)在了插插上，當(dāng)然設(shè)計(jì)周期就變長了。所以產(chǎn)生了PAL（可編程陣列邏輯） | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 基于FPGA的電磁繼電器在線測試系統(tǒng)設(shè)計(jì)
fangshu 的最新分享
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2