| 基于FPGA的寬帶數字接收機變帶寬數字下變頻器設計 | |
| 所屬分類：解決方案 | |
| 上傳者：chenyy | |
| 文檔大小：3897 K | |
| 標簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：數字下變頻器（Digital Down-Converter，DDC）是寬帶數字接收機的重要組成部分，本文基于FPGA芯片Stratix II EP2S60F672C4設計了一個適用于寬帶數字接收機的帶寬可變的數字下變頻器（VB-DDC）。該VB-DDC結合了傳統數字下變頻結構與多相濾波結構的優(yōu)點，實現了對輸入中頻信號的高效高速處理，同時可以在較大范圍內對信號處理帶寬進行靈活配置。硬件調試結果驗證了本設計的有效性。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2