| 基于InP HBT工藝的50 Gb/s 1:4量化降速電路 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：676 K | |
| 標(biāo)簽： 高速電路 比較器 分接器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：基于南京電子器件研究所的0.7 μm InP HBT工藝設(shè)計了一種數(shù)據(jù)轉(zhuǎn)換速率達(dá)到50 Gb/s的1:4量化降速芯片。該芯片同時將前端高速高靈敏度比較器與一個1:4分接器集成到單芯片中，能夠直接一次性實現(xiàn)對2～18 GHz帶寬的模擬輸入信號的可靠接收和降速處理，輸入信號靈敏度在芯片最高工作速率下達(dá)到1 mV，工作電壓3.3 V，芯片功耗1.5 W，最高數(shù)據(jù)轉(zhuǎn)換速率達(dá)到50 Gb/s，輸出數(shù)據(jù)信號與時鐘信號幅值均達(dá)到200 mV。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2