| 一種高電源抑制比帶隙基準(zhǔn)電壓源的設(shè)計(jì) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 標(biāo)簽： 帶隙基準(zhǔn)電壓源 電源抑制比 溫度系數(shù) | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 摘要：采用共源共柵運(yùn)算放大器作為驅(qū)動(dòng)，設(shè)計(jì)了一種高電源抑制比和低溫度系數(shù)的帶隙基準(zhǔn)電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進(jìn)行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達(dá)到-100dB，電源電壓在2.5耀4.5V之間時(shí)輸出電壓Vref的擺動(dòng)為0.2mV，是一種有效的基準(zhǔn)電壓實(shí)現(xiàn)方法. | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
帶隙基準(zhǔn)電壓源 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2