6 月 24 日消息，日本先進邏輯半導體制造商 Rapidus 當?shù)貢r間昨日宣布同西門子數(shù)字化工業(yè)軟件就 2nm 世代半導體設(shè)計和制造工藝達成戰(zhàn)略合作。

Rapidus 已在 2024 年 12 月與三大 EDA 企業(yè)中的另兩家 —— 新思科技 Synopsys 和楷登電子 Cadence 宣布了 2nm 節(jié)點合作。

而在 Rapidus - 西門子這份合作關(guān)系中，雙方將共同開發(fā)基于西門子 Calibre 平臺的工藝設(shè)計套件 (PDK)；此外 Rapidus 和西門子 EDA 將構(gòu)建一個參考流程，全面支持從前端到后端的設(shè)計、驗證和制造。

Rapidus 社長小池淳義表示：

Rapidus 致力于推進制造與設(shè)計的協(xié)同優(yōu)化，并致力于提供一個能夠顯著加快實現(xiàn)客戶下一代半導體需求的設(shè)計環(huán)境。

我們與西門子的合作將體現(xiàn)這種相互優(yōu)化，以踐行我們的設(shè)計制造協(xié)同優(yōu)化 (DMCO) 理念。

作為一家領(lǐng)先的半導體代工廠，Rapidus 將通過實現(xiàn) 2nm GAA 工藝的面向設(shè)計制造 (MFD)，大幅縮短流片時間。