6 月 18 日消息，韓媒 etnews 當地時間昨日報道稱，三星電子以 4nm 制程面向 HPC / AI 高性能芯片的衍生變體 SF4X 制造的 UCIe 原型芯片完成了首次性能評估。
UCIe 是一份通用的芯粒 / 小芯片 (Chiplet) 互聯接口規范，不同來源、不同制程但均符合該規范定義的芯粒也可實現互聯通信，從而將芯粒生態的“島嶼”組合為一個“大陸”。
報道指出，三星在去年針對自身工藝優化了 UCIe IP，而此次樣片在現有設計下工作正常是技術實現商業量產前的一個里程碑。據悉三星的原型芯片實現了 24Gbps 的傳輸帶寬，其下一步是將該技術拓展到最先進的 2nm 節點。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。