DC-60 GHz硅基垂直互聯(lián)結(jié)構(gòu)仿真設(shè)計(jì)
2022年電子技術(shù)應(yīng)用第1期
游月娟，劉德喜，劉亞威，史 磊
北京遙測技術(shù)研究所，北京100094
摘要： 設(shè)計(jì)了一種基于多層硅轉(zhuǎn)接板堆疊的垂直互聯(lián)結(jié)構(gòu)，對DC-60 GHz頻段內(nèi)不考慮和考慮硅表面SiO2層的兩種層間結(jié)構(gòu)的垂直互聯(lián)仿真結(jié)果進(jìn)行對比，證明了硅表面SiO2層存在會對諧振頻率及阻抗等射頻性能產(chǎn)生影響；對后者垂直互聯(lián)結(jié)構(gòu)進(jìn)行參數(shù)優(yōu)化，射頻傳輸性能較好，頻率40 GHz以下時(shí)回波損耗S11小于-30 dB，60 GHz以下整體S11小于-15 dB，插入損耗S12在50 GHz以下大于-0.32 dB；研究了硅表面SiO2絕緣層厚度變化對射頻信號傳輸性能的影響，結(jié)果表明適當(dāng)增加其厚度有助于垂直互聯(lián)結(jié)構(gòu)性能優(yōu)化。
中圖分類號： TN710
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.211907
中文引用格式： 游月娟，劉德喜，劉亞威，等. DC-60 GHz硅基垂直互聯(lián)結(jié)構(gòu)仿真設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(1)：142-145，151.
英文引用格式： You Yuejuan，Liu Dexi，Liu Yawei，et al. Design of DC-60 GHz silicon based vertical interconnection structure[J]. Application of Electronic Technique，2022，48(1)：142-145，151.
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.211907
中文引用格式： 游月娟，劉德喜，劉亞威，等. DC-60 GHz硅基垂直互聯(lián)結(jié)構(gòu)仿真設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(1)：142-145，151.
英文引用格式： You Yuejuan，Liu Dexi，Liu Yawei，et al. Design of DC-60 GHz silicon based vertical interconnection structure[J]. Application of Electronic Technique，2022，48(1)：142-145，151.
Design of DC-60 GHz silicon based vertical interconnection structure
You Yuejuan，Liu Dexi，Liu Yawei，Shi Lei
Beijing Institute of Telemetry Technology，Beijing 100094，China
Abstract： A vertical interconnection structure based on a stack of multi-layer silicon interposer boards is designed. The simulation results of the vertical interconnection structure of the two interlayer structure not considering and considering the SiO2 layer on the silicon surface were compared in the DC-60 GHz frequency band. The existence of the SiO2 layer has an impact on the radio frequency performance such as resonant frequency and impedance. The parameters of the latter vertical interconnection structure are optimized, its RF transmission performance is good, and the return loss S11 is less than -30 dB when the frequency is below 40 GHz, the overall S11 is less than -15 dB below 60 GHz, and the insertion loss S12 is greater than -0.32 dB below 50 GHz. This paper simulates and analyzes the influence of the thickness of SiO2 insulation layer on the silicon surface on the transmission performance of the radio frequency signal. The results show that appropriately increasing thickness of SiO2 insulation layer can help optimize the performance of the vertical interconnection structure.
Key words : 3D integration；stack of multi-layer silicon interposer；vertical interconnection structure；transmission performance
0 引言
隨著電子信息技術(shù)及先進(jìn)封裝技術(shù)的不斷發(fā)展，系統(tǒng)級封裝技術(shù)因微型化和高集成化的優(yōu)勢使其在電子行業(yè)得到了廣泛的發(fā)展和應(yīng)用[1]，現(xiàn)代軍用及民用電子裝備朝著高性能、小型化、低成本和低功耗等方向快速發(fā)展。三維集成封裝成為實(shí)現(xiàn)該目標(biāo)的必要途徑。傳統(tǒng)封裝方式一般是采用引線鍵合或倒裝焊接等方式將元器件表面貼裝或內(nèi)嵌入陶瓷或PCB板等基板材料，封裝后的器件在某些方面呈現(xiàn)出不錯(cuò)的性能，但在熱學(xué)、電學(xué)、工藝復(fù)雜度和工藝成本等方面仍存在一定的不足之處[2]。例如，封裝結(jié)構(gòu)中溫度差導(dǎo)致的層間應(yīng)力的分布的熱失配問題，各層材料間的熱膨脹系數(shù)不匹配會造成整個(gè)系統(tǒng)中存有殘余應(yīng)力和熱形變，嚴(yán)重影響封裝性能[3]。表1展示了常用基板和芯片材料的熱學(xué)參數(shù)[4-5]，對比可知，單晶硅比其他材料具有更優(yōu)的熱學(xué)性能，同時(shí)半導(dǎo)體材料單晶硅由于制造精度高、成本低、批量化、易于集成等優(yōu)點(diǎn)已逐漸成為系統(tǒng)級封裝技術(shù)中最有前景的基板材料之一[1]。
本文詳細(xì)內(nèi)容請下載：http://www.rjjo.cn/resource/share/2000003926。
作者信息：
游月娟，劉德喜，劉亞威，史 磊
(北京遙測技術(shù)研究所，北京100094)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。