1 背景知識

　　隨著信息技術的發展，特別是各種數字處理器處理速度的提高，人們對數據采集系統的要求越來越高，特別是在一些需要在極短時間內完成大量數據采集的場合，對數據采集系統的速度提出了非常高的要求。

　　為了實現高速、連續采樣的數據采集系統，本文介紹了一種基于 FPGA +AD7609的數據采集系統的構成及技術實現。采用 FPGA 作為主模塊，AD7609為數據采集模塊，并設計了硬件實現電路。

　　實驗測試結果表明，系統結構靈活，性價比高，數據采集能力強，各項指標均達到了設計要求，具有廣泛的實用性。

　　2 數據采集系統的實現

　　2.1 系統硬件設計

　　2.1.1 主控模塊FPGA

　　在本設計中，FPGA主控模塊使用Xilinx公司的Spartan-6產品，型號為XC6SLX9-2FTG256C。設計中使用了該系列的黑金FPGA開發板，有效地提高了開發設計進度。開發板系統結構圖如下圖1所示。

　　圖 1 開發板系統結構圖

　　FPGA模塊為整個系統的核心控制部分，使用硬件描述語言Verilog HDL對FPGA進行程序設計，以實現系統的整體功能要求。

　　2.1.2 數據采集模塊AD7609

　　AD7609是一款18位、8通道、真差分、同步采樣模數數據采集系統（DAS），該器件內置模擬輸入箝位保護、二階抗混疊濾波器、跟蹤保持放大器、18位電荷再分配逐次逼近型模數轉換器（ADC）、靈活的數字濾波器、2.5 V基準電壓源、基準電壓緩沖以及高速串行和并行接口。其功能框圖如圖2所示。

　　圖 2 AD7609功能框圖

　　AD7609采用5 V單電源供電，可以處理±10 V和±5 V真雙極性差分輸入信號，同時所有通道均能以高達200kSPS的吞吐速率采樣。

　　在此次設計中，將AD的工作方式設置為串行數據采集模式，采樣率設為最高速率200kSPS，參考電壓為內部基準模式，設計的電路原理圖如下圖3所示。

　　圖 3 AD7609原理圖設計

　　AD7609的控制端口，連接到FPGA控制模塊，通過Verilog程序進行數據的采集和控制。

　　2.1.3 硬件電路的實現

　　本設計中，使用Cadence軟件設計了AD采集電路，進行了實物焊接和驗證。其印制板PCB電路圖如下圖4所示。

　　圖 4 印制板PCB電路圖

　　焊接完成，并調試成功的實物圖如下圖5所示。

　　圖 5 前端實物電路圖

　　其中AD7609的控制引腳，通過排線與FPGA的IO口連接，被采集信號，從右邊的CH1和2端口輸入。

　　2.2 系統程序設計

　　2.2.1 程序流程設計

　　本設計中，將AD7609的工作方式配置為串行模式，采樣率200kSPS，對應的串行模式采樣時序如下圖6所示。

　　圖 6 串行模式的采樣時序圖

　　通過FPGA設計AD采集轉換程序，根據AD7609采樣要求與工作特性，設計了如下圖7所示的AD采樣流程圖。

　　圖 7 AD7609采樣流程圖

　　2.2.2 AD7609程序設計

　　AD7609能同時滿足8通道的200kSPS采樣，在本設計中，對通道CH1和CH2進行程序控制和設計。模塊接口源程序如下圖所示。

　　圖 8 AD7609模塊接口程序

　　AD7609采集控制流程源程序如下圖9所示。

圖 9 AD7609采集控制流程程序

　　綜合該模塊后的RTL電路圖如下圖10所示。

圖 10 AD7609模塊的RTL圖

　　2.2.3 仿真驗證

　　采用ISE14.7內部的仿真軟件進行仿真驗證，核心測試源程序如下圖11所示。

圖 11 仿真測試源程序

　　對用的仿真結果如下圖12所示，可見完整地實現了對AD7609的功能控制。

圖 12 程序仿真驗證結果

　　2.2.4 實測驗證

　　首先在工作區中配置ChipScope在線調試軟件，添加需要觀測的數據。然后，通過該調試軟件，將程序下載到主控模塊的FPGA中。

　　使用ChipScope在線調試軟件抓取實時數據，驗證硬件模塊的正確性，得到如下圖13所示的AD7609數據采樣結果。

圖 13 實物數據采樣結果

　　本設計中，AD7609的數值轉換的計算公式如下圖14所示。

圖 14 AD7609數值轉換公式

　　對應圖13中的數據計算過程為：（6Af6）H = （27382）D，采樣得到的數值V=27382*10/131072 = 2.08908V，與實際輸入電壓一致。

　　3 結語

　　經過實驗測試和計算，充分驗證了本系統設計的合理性和有效性。實驗數據表明，該數據采集系統運行穩定可靠，實現了對高速數據的連續采樣。