| 基于FPGA的高效靈活的數(shù)字正交下變頻器設(shè)計(jì) | |
| 所屬分類：解決方案 | |
| 上傳者：coco | |
| 文檔大小：260 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：數(shù)字正交下變頻器（DDC）是數(shù)字接收機(jī)系統(tǒng)中的核心部件，其作用是將ADC數(shù)字化后輸出的高速的中頻信號(hào)進(jìn)行下變頻、抽取降速、低通濾波，變?yōu)檫m合處理的基帶信號(hào)。本文給出了DDC各模塊在FPGA中高效實(shí)現(xiàn)的方法，利用嵌入式邏輯分析儀，對(duì)系統(tǒng)加載板卡后的實(shí)時(shí)運(yùn)行結(jié)果進(jìn)行了測(cè)試分析。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 基于FPGA的電磁繼電器在線測(cè)試系統(tǒng)設(shè)計(jì)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2