| 基于FPGA的高精度鑒相器實現 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：577 K | |
| 標簽： FPGA FIR 鑒相器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：基于模擬電路的鑒相器雖然響應速度快，但是很難達到較高的精度，并且開發周期長不易優化。為了可以實時檢測MEMS器件諧振時微小的相位變化，提出一種基于FPGA的高精度鑒相器。該鑒相器主要是由數字混頻器、FIR數字濾波器、DDS信號發生器以及模數轉換電路組成。鑒相方法是通過將被測信號與一同頻、相位可調、且初始相位為90°的參考信號混頻，并通過高階FIR濾波器提取與相位有關的差頻信號，調節參考信號相位使得此差頻信號趨近于0，則此參考信號的相位調節量即為被測信號的相位。鑒相器的時鐘頻率為100 MHz，鑒相精度可以達到0.000 1°。工作頻率靈活可調，并且應用于鎖相環中時，可以很方便地與MEMS器件的驅動電路兼容。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2