| DE2_實驗練習解答—lab_1_(Digital_Logic)_(DE2)_(Quartus_II) | |
| 所屬分類：解決方案 | |
| 上傳者：hbcxzcj | |
| 文檔大小：198 K | |
| 標簽： Altera Verilog Quartus II | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：這個練習的目的是學習如何連接簡單的輸入、輸出設備到一個FPGA芯片，并且用這些器件實現一個電路。我們將用DE2開發板上的switches SW17-0作為輸入，用LED和7-segment displays作為輸出。 完成DE2 實驗練習1（Digital Logic）對與初學者來說是一個比較大的實驗。我估計，每天要花幾小時才能完成。這個實驗包括6個部分，主要是組合邏輯電路和使用assign語句。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2