- 格式 資料名稱 上傳者 下載量 上傳時間
-
NI Educational Laboratory Virtual Instrumentation Suite (NI ELVIS)
wwei
4
2019-08-12
標簽： NIELVIS III
-
Verilog_HDL_華為入門教程
leroy
2688
2019-03-19
標簽： FAPG
-
通信原理基于創龍DSP+FPGA TMS320C665x，FPGA端基于Xilinx Artix-7處理器簡介
Tronlong
3313
2019-01-29
標簽： DSP+FPGA創龍TMS320C665xXilinx Artix-7通信原理
-
gardner 位同步 fpga實現
maerzaizai
3138
2019-01-17
標簽： Gardner算法FPGA位同步
-
基于TI KeyStone C66x多核定點/浮點DSP TMS320C6678 + Xilinx Kintex-7 FPGA的高性能信號處理器簡介
Tronlong
3082
2019-01-11
標簽： TMS320C6678 + Xilinx Kintex-7TI KeyStone C66x高性能信號處理器簡介
-
基于創龍TMS320C6678 DSP+ Xilinx Kintex-7 FPGA工業核心板簡介
Tronlong
2502
2019-01-11
標簽： TMS320C6678 DSP+ Xilinx Kintex-7 FPGA工業核心板
-
Digital Design with RTL Design, VHDL, and Verilog Solution Manual
shishu8385
2450
2019-01-02
標簽： FPGA
-
fpga 時序約束 IO DELAY簡介
woshilanglong
5315
2018-12-16
標簽： FPGA
-
Xilinx PCIe-dma ip核官方教程
sxw9511
2604
2018-10-21
標簽： 數據手冊
-
賽靈思AI引擎及其應用
yangh
10
2018-10-18
標簽： Xilinx5GAI
-
使用賽靈思 Alveo 加速器卡 加速 DNN
yangh
4
2018-10-18
標簽： XilinFPGADNN加速卡
-
Versal首款自適應加速平臺ACAP
yangh
3
2018-10-18
標簽： XilinxFPGAACAPVersal
-
vivado DDR2參考代碼
骨折者說
5449
2018-08-13
標簽： Vivadoverilog 編程DDR
-
基于Zynq-7000高速數據采集解決方案
Tronlong
5968
2018-06-07
標簽： Zynq-7000高速數據采集
-
HLS
wangdongyang916
9854
2018-03-24
標簽： FPGAVIVADO
-
vivado中約束文件
ting021520
5925
2018-01-30
標簽： Vivadoio_planning
-
經典匯編語言教程
serena
7
2018-01-23
標簽： 匯編語言
-
TMS320C5402與外設（中文）
serena
8
2018-01-23
標簽： TMS320C5402外設
-
入門者最通俗的匯編語言學習資料
serena
36
2018-01-23
標簽： 匯編語言
-
入門者最通俗的C語言學習教程
serena
33
2018-01-23
標簽： C語言
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2