本文所述電路采用雙通道、數(shù)字可編程、超低失真、高輸出線性度、可變增益放大器(VGA)AD8376AD9445 或 AD9246等高速ADC配合使用時(shí)，在100 MSPS以上、最大增益條件下，它可提供出色的SFDR（無雜散動(dòng)態(tài)范圍）性能。

圖1：采用AD8376和AD9445的寬帶ADC接口示例

　　電路描述

       該電路采用AD8376 VGA，能夠?yàn)锳D9445等高速ADC提供可變增益、隔離和源阻抗匹配。利用該電路，當(dāng)AD8376的增益為20 dB（最大增益）時(shí)，在100 MHz時(shí)的SFDR性能可達(dá)到86 dBc，如圖2所示。

圖2：圖1所示電路在100 MHz輸入信號(hào)、105 MSPS采樣速率時(shí)測得的單音性能

　　AD8376 VGA應(yīng)通過寬帶1:1傳輸線巴倫（或阻抗變壓器）以差分方式驅(qū)動(dòng)（來獲得最佳性能），緊跟巴倫的是接兩個(gè)37.4 Ω電阻，與AD8376的150 Ω輸入阻抗并聯(lián)。這樣就可實(shí)現(xiàn)與圖1所示50 Ω源阻抗的寬帶匹配。AD8376的開路集電極輸出通過兩個(gè)1 μH電感偏置，并交流耦合至兩個(gè)82 Ω負(fù)載電阻。這些82 Ω負(fù)載電阻與串聯(lián)端接的ADC阻抗并聯(lián)，產(chǎn)生150 Ω的差分負(fù)載阻抗，這是AD8376達(dá)到規(guī)定增益精度的推薦值。負(fù)載電阻通過AD9445交流耦合，以消除共模直流負(fù)載。借助33 Ω串聯(lián)電阻，可以改善AD8376與模數(shù)采樣保持輸入電路中存在的任何開關(guān)電流之間的隔離性能。

　　AD8376的輸出IP3（三階交調(diào)截點(diǎn)）和本底噪聲在24 dB可用增益范圍內(nèi)基本保持穩(wěn)定，這對于希望接收器增益改變時(shí)，瞬時(shí)動(dòng)態(tài)范圍保持不變的可變增益接收器而言是一個(gè)重要的優(yōu)點(diǎn)。輸出噪聲密度的典型值約為20 nV/√Hz，與14位至16位靈敏度極限相當(dāng)。AD8376的雙音IP3性能典型值約為+50 dBm。因此，驅(qū)動(dòng)14位、105 MSPS/125 MSPS模數(shù)轉(zhuǎn)換器AD9445時(shí)，在輸入頻率最高達(dá)140 MHz條件下，SFDR性能優(yōu)于86 dBc。使用AD8376時(shí)，有多種配置方式可供設(shè)計(jì)人員選擇。開路集電極輸出能夠驅(qū)動(dòng)多種不同負(fù)載。圖1顯示了一個(gè)簡化的寬帶接口，其中AD8376驅(qū)動(dòng)AD9445。AD9445為14位、125 MSPS模數(shù)轉(zhuǎn)換器，具有緩沖寬帶輸入，由此產(chǎn)生2 kΩ||3 pF差分負(fù)載阻抗，要求具有2 V峰峰值差分輸入擺幅才能達(dá)到滿量程。在圖1中，加入串聯(lián)電感L（串聯(lián)）可擴(kuò)展系統(tǒng)的帶寬，并具有響應(yīng)平坦度。當(dāng)L（串聯(lián)）為100 nH電感時(shí)，便可獲得圖3所示的寬帶系統(tǒng)響應(yīng)。在預(yù)失真接收器設(shè)計(jì)和儀器儀表等寬帶應(yīng)用中，寬帶頻率響應(yīng)也是一個(gè)優(yōu)勢。但是，若針對較寬的模擬輸入頻率范圍進(jìn)行設(shè)計(jì)，由于高頻噪聲會(huì)混疊至目標(biāo)奈奎斯特頻率區(qū)域，因此級(jí)聯(lián)SNR（信噪比）性能會(huì)有所下降。

　圖3：圖1所示寬帶電路的頻率響應(yīng)測量結(jié)果

　　常見變化

　　圖4提供了另一種窄帶方法。通過在AD8376與目標(biāo)ADC之間設(shè)計(jì)一個(gè)窄帶通抗混疊濾波器，目標(biāo)奈奎斯特頻率區(qū)域外的AD8376輸出噪聲得以衰減，有助于保持ADC的可用SNR性能。

　
圖4：無緩沖開關(guān)電容ADC輸入的窄帶IF采樣解決方案

　　一般而言，若用一個(gè)恰當(dāng)階數(shù)的抗混疊濾波器時(shí)，SNR性能會(huì)提高數(shù)個(gè)dB。本例采用一個(gè)低損耗1:3（阻抗比）輸入變壓器，使AD8376的150 Ω平衡輸入與50 Ω不平衡源阻抗相匹配，從而將輸入的插入損耗降至最低。

　　圖4所示窄帶電路針對驅(qū)動(dòng)ADI公司一些頗受歡迎的無緩沖輸入ADC進(jìn)行了優(yōu)化，如AD9246、AD9640 和 AD6655。

　　在圖1所示電路中，兩個(gè)37.4 Ω電阻均要求精度為1%（1/10瓦）。其它電阻的精度可以為10%（1/10瓦）。電容應(yīng)為10%陶瓷芯片。在圖2所示電路中，兩個(gè)165 Ω電阻均要求精度為1%（1/10瓦）。其它電阻、電容和電感的精度可以為10%。

　　為了使本文所討論的電路達(dá)到理想的性能，必須采用出色的布線、接地和去耦技術(shù)。至少應(yīng)采用四層PCB：一層為接地層，一層為電源層，另兩層為信號(hào)層。

　　所有IC電源引腳都必須采用0.01 μF至0.1 μF低電感多層陶瓷電容(MLCC)，對接地層去耦(為簡明起見，圖中未顯示)。還應(yīng)遵守“了解更多信息”部分中IC數(shù)據(jù)手冊的相關(guān)建議。

　　有關(guān)布線方式和關(guān)鍵元件位置建議，應(yīng)查詢產(chǎn)品*估板。可以在器件的產(chǎn)品主頁上找到*估板（請查看“了解更多信息”部分）。

　　為了防止損壞AD8376的內(nèi)部ESD保護(hù)二極管，數(shù)字輸入“A”和“B”以及ENBA、ENBB不應(yīng)高于AD8376正電源電壓0.6 V以上，或高于地電壓0.6 V以下。如果驅(qū)動(dòng)AD8376的邏輯電源從AD8376的供電電源獲得，則不會(huì)發(fā)生上述情況。AD8376采用雙極性工藝制造，不易閂鎖。

　　即使AD8376和AD9445（或其它ADC）采用不同電源供電，因?yàn)锳DC的輸入信號(hào)為交流耦合信號(hào)，所以時(shí)序控制也不是問題。

　　關(guān)于AVDD和DVDD電源的正確時(shí)序（如果使用獨(dú)立的電源），應(yīng)參考相應(yīng)的ADC數(shù)據(jù)手冊。

表1：針對不同IF采樣頻率的接口濾波器建議值