基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實(shí)現(xiàn)
陳燈川，馬維華，張有成
摘要： 提出了基于FPGA對(duì)IDE硬盤數(shù)據(jù)進(jìn)行AES加解密的方法。對(duì)算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過(guò)程對(duì)IDE硬盤數(shù)據(jù)傳輸速度的影響。
Abstract：
Key words :
摘要：提出了基于FPGA" title="FPGA">FPGA對(duì)IDE" title="IDE">IDE硬盤數(shù)據(jù)進(jìn)行AES" title="AES">AES加解密的方法。對(duì)算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過(guò)程對(duì)IDE硬盤數(shù)據(jù)傳輸速度的影響。
關(guān)鍵詞：FPGA AES IDE
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。