1．1 高性能雙內(nèi)核和大容量緩存
??? （1） 兩個(gè)64位MIPS內(nèi)核SB-1。每個(gè)內(nèi)核能夠在一個(gè)時(shí)鐘周期發(fā)射4條指令。每個(gè)內(nèi)核包含32KB 4路組關(guān)聯(lián)指令緩存和32KB 4路組關(guān)聯(lián)數(shù)據(jù)緩存，64對(duì)入口的全關(guān)聯(lián)TLB（Translation Lookaside Buffer）。
??? （2）兩個(gè)SB-1共享4路組關(guān)聯(lián)二級(jí)高速緩存（L2 Cache）， 每路128KB，共512KB。與其它系統(tǒng)不同的是，內(nèi)核與I/O DMA主設(shè)備共享這片緩存，就像緩存處于內(nèi)核和SDRAM（內(nèi)存）之間，所有對(duì)內(nèi)存的訪問(wèn)都在二級(jí)緩存中檢驗(yàn)。并且，每路Cache可以單獨(dú)設(shè)置為存儲(chǔ)器模式，作為存儲(chǔ)器使用，而且速度不變。
??? （3）面向網(wǎng)絡(luò)分組處理優(yōu)化的片內(nèi)公共高速總線(xiàn)ZBbus，256位（1個(gè)緩存線(xiàn)長(zhǎng)cache line）數(shù)據(jù)寬度，速率是CPU主頻的一半，將兩個(gè)CPU、L2 Cache、SDRAM控制器和I/O橋等連接起來(lái)。總線(xiàn)使用MESI協(xié)議以保證兩個(gè)CPU、L2 Cache、內(nèi)存和外部設(shè)備的數(shù)據(jù)的一致性。
??? （4） 兩個(gè)內(nèi)核之間可以通過(guò)指令（ll、lld、sc和scd指令）和中斷等方式進(jìn)行通信。每個(gè)內(nèi)核含有一個(gè)郵箱（mailbox）寄存器。當(dāng)一個(gè)內(nèi)核通過(guò)ZBbus總線(xiàn)訪問(wèn)另一個(gè)內(nèi)核的郵箱寄存器時(shí)，產(chǎn)生中斷。
1．2 外圍控制模塊和多類(lèi)型通信接口
??? （1） DDR SDRAM控制器包括兩個(gè)通道，每個(gè)通道64位數(shù)據(jù)寬度，另加8位ECC數(shù)據(jù)，支持兩條JEDEC標(biāo)準(zhǔn)的133MHz DDR DIMM。每個(gè)通道的帶寬高達(dá)16Gbps。如果采用DRAM芯片，輔以嚴(yán)格的走線(xiàn)控制，速度可達(dá)到200MHz，帶寬高達(dá)50Gbps。ECC單元能夠檢測(cè)2位錯(cuò)誤，糾正1位錯(cuò)誤。
??? （2） 一個(gè)遵循PCI2.2標(biāo)準(zhǔn)的PCI接口，32位數(shù)據(jù)寬度，最高速率66MHz。內(nèi)部PCI仲裁器支持4個(gè)外部設(shè)備。
??? （3） 一個(gè)遵循HyperTransport 1.03標(biāo)準(zhǔn)的HyperTransport接口（簡(jiǎn)稱(chēng)HT接口）。HyperTransport的性能比PCI總線(xiàn)高，是PCI總線(xiàn)的升級(jí)換代產(chǎn)品，由AMD公司在1999年的微處理器論壇上首先提出。HT設(shè)備采用標(biāo)準(zhǔn)的PCI配置方法。發(fā)送和接收的數(shù)據(jù)寬度都是8位。HT總線(xiàn)的參考時(shí)鐘是100MHz，但是發(fā)送數(shù)據(jù)的速率可以是參考時(shí)鐘的6倍，而且時(shí)鐘的上下邊沿都能觸發(fā)。
??? （4） 三個(gè)遵循IEEE802.3標(biāo)準(zhǔn)的MAC控制器，支持10Mbps、100Mbps、1Gbps以太網(wǎng)接口，可以運(yùn)行在全雙工或者半雙工模式，可以設(shè)置收發(fā)數(shù)據(jù)包的最大長(zhǎng)度和最短長(zhǎng)度，甚至支持16K～1B的大包。MAC控制器支持VLAN——一個(gè)便于組建虛擬局域網(wǎng)的標(biāo)志。不僅如此，控制器還能夠識(shí)別以太網(wǎng)包的類(lèi)型、IPv4包的校驗(yàn)和TCP/UDP包的校驗(yàn)和，并且能夠根據(jù)數(shù)據(jù)包的目的地址進(jìn)行過(guò)濾，選擇是否接收廣播包。控制器包含32個(gè)RMON統(tǒng)計(jì)寄存器，可以統(tǒng)計(jì)接收和發(fā)送的數(shù)據(jù)量、失敗次數(shù)、CRC出錯(cuò)次數(shù)等。所以，有的資料將BCM1250稱(chēng)作網(wǎng)絡(luò)處理器，因?yàn)槠銶AC的功能比普通MAC強(qiáng)大。
??? （5） 除了標(biāo)準(zhǔn)的以太網(wǎng)模式，網(wǎng)絡(luò)接口還能夠配置成Packet FIFO模式。在此模式下，MAC控制器引腳復(fù)用作Packet FIFO，設(shè)置為8位或者16位數(shù)據(jù)通道，速率可達(dá)208MHz。
??? （6） 兩個(gè)串口" title="串口">串口既可以工作于同步模式，也可以工作于異步模式（UART）。同步模式的最高速率為55Mbps，異步模式的最高速率為5Mbps。 兩個(gè)串口的模式選擇分別由AD[12]和AD[14]引腳在啟動(dòng)時(shí)的電平?jīng)Q定。當(dāng)然，CPU可以通過(guò)系統(tǒng)配置寄存器改變串口模式。串口的同步模式分為兩種子模式：HDLC和Transparent。
??? （7） 設(shè)備控制器向外引出通用總線(xiàn)，用于連接外圍設(shè)備。它有8個(gè)片選信號(hào)CS[0:7]，其中CS[0]專(zhuān)用于連接bootrom，CS[7]用于連接PCMCIA設(shè)備。每個(gè)片選空間的最大容量為256MB，可以獨(dú)立設(shè)置時(shí)序、數(shù)據(jù)寬度、地址空間等參數(shù)。上電時(shí)，CS[0]映射到4MB物理空間，從0x1FC00000～0x1FFFFFFF。0x1FC00000是MIPS處理器的啟動(dòng)中斷入口地址。
??? （8） 一個(gè)遵循PCMCIA 2.1標(biāo)準(zhǔn)的PCMCIA接口，支持外接PCMCIA存儲(chǔ)卡的熱插拔，能夠根據(jù)卡的插入和拔出相應(yīng)地上下電。PCMCIA接口、中斷、通用輸入輸出口三者的引腳是復(fù)用的，設(shè)計(jì)師應(yīng)根據(jù)實(shí)際需要決定取舍。PCMCIA接口需要消耗10個(gè)GPIO引腳。
??? （9） 16個(gè)GPIO引腳既可以配置成中斷引腳，也可以配置成普通數(shù)據(jù)輸入輸出引腳或者PCMCIA接口。
??? （10） 兩個(gè)SMBus接口，遵循SMBus（系統(tǒng)管理總線(xiàn)）標(biāo)準(zhǔn)1.1，與I2C總線(xiàn)兼容。最高工作頻率為400kHz。系統(tǒng)可以選擇從SMBus 0接口的EEPROM啟動(dòng)。啟動(dòng)方式由引腳AD[17:18]在上電時(shí)的電平?jīng)Q定。
??? （11） 多個(gè)DMA控制器。每個(gè)同步串口含有一個(gè)發(fā)送和接收DMA通道，每個(gè)網(wǎng)口有兩個(gè)支持QoS的發(fā)送和接收DMA通道。還有4個(gè)專(zhuān)用于存儲(chǔ)器和其它設(shè)備（例如PCI，F(xiàn)lash）之間搬運(yùn)數(shù)據(jù)的DMA。
??? （12） I/O橋0和I/O橋1將外圍模塊和內(nèi)部高速總線(xiàn)ZBbus隔離開(kāi)來(lái)。
??? （13） 兩個(gè)看門(mén)狗（Watchdog），4個(gè)通用定時(shí)器，4個(gè)40bit性能計(jì)數(shù)寄存器。定時(shí)器的最小單位為1μs。
??? （14） 一個(gè)符合IEEE 1149.1標(biāo)準(zhǔn)的JTAG接口,方便了硬件調(diào)試和測(cè)試。
1．3 其它
??? （1） 低功耗，運(yùn)行在800MHz主頻下的功耗為8～10W。
??? （2） 芯片既可以工作于Big Endian模式，也可以工作于Little Endian模式，取決上電時(shí)引腳AD[22]的電平。
??? （3） 為減少抖動(dòng)，外部100MHz時(shí)鐘以差分信號(hào)方式輸入到芯片，經(jīng)過(guò)內(nèi)部的PLL倍頻或分頻，分別輸送給內(nèi)核、存儲(chǔ)器、ZBbus、HT接口、定時(shí)器、波特率發(fā)生器等單元。
??? （4） 內(nèi)核電壓和HT接口電壓為1.2V，DDR SDRAM接口電壓為2.5V，其它模塊接口電壓為3.3V。
2 應(yīng)用與實(shí)現(xiàn)的探討
2．1 典型應(yīng)用
??? 圖2是BCM1250的典型應(yīng)用框圖，配合不同的外圍器件，可以構(gòu)成多種應(yīng)用方式。PMC插槽可以擴(kuò)展多種應(yīng)用，例如網(wǎng)卡、DSP卡、IPSec卡等，DDR SDRAM既可以是內(nèi)存條，也可以是焊在電路板上的SDRAM芯片。串行設(shè)備可以是EEPROM或者實(shí)時(shí)時(shí)鐘芯片等，其它設(shè)備可以是USB控制器等。本系統(tǒng)的特點(diǎn)是可靠性高、擴(kuò)展性強(qiáng)、通信接口多、占用空間少，適合于大型路由器、VoIP網(wǎng)關(guān)、交換機(jī)、無(wú)線(xiàn)基站等高端場(chǎng)合。

?

2．2 啟動(dòng)
??? 因?yàn)槭请p核CPU，所以在實(shí)現(xiàn)過(guò)程中應(yīng)特別注意合理安排系統(tǒng)的啟動(dòng)順序" title="啟動(dòng)順序">啟動(dòng)順序。上電后，上電復(fù)位信號(hào)COLDRES_L必須保持為低電平直到電源和參考時(shí)鐘穩(wěn)定在工作范圍之內(nèi)；然后BCM1250讀取配置PLL倍頻系數(shù)的引腳電平，從AD引腳讀取系統(tǒng)其它配置信息，例如，是否選用PCI內(nèi)部仲裁器，串口是否工作在同步模式等。啟動(dòng)時(shí)，芯片根據(jù)AD[17:18]信號(hào)電平，選擇從掛在通用總線(xiàn)CS0上的Flash，或者從SMBus 0口的串行EEPROM讀取啟動(dòng)代碼。
??? 圖3以Windriver公司的VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)為例，說(shuō)明了啟動(dòng)順序。其它操作系統(tǒng)的啟動(dòng)順序類(lèi)似。CPU0首先初始化，CPU1保持啟動(dòng)狀態(tài)，等待CPU0完成基本的內(nèi)核初始化、串口初始化、L1 Cache和L2 Cache的初始化；然后CPU0對(duì)CPU1初始化，包括內(nèi)核的基本初始化和CPU1內(nèi)部的L1 Cache初始化；接著，CPU1再次等待，CPU0對(duì)DDR SDRAM進(jìn)行初始化，再將操作系統(tǒng)等數(shù)據(jù)從ROM復(fù)制到SDRAM，通知CPU1，然后啟動(dòng)操作系統(tǒng)；CPU1收到通知后，也將數(shù)據(jù)從ROM復(fù)制到SDRAM，運(yùn)行操作系統(tǒng)的復(fù)本。較早地初始化串口，是為了便于通過(guò)計(jì)算機(jī)屏幕及時(shí)監(jiān)測(cè)系統(tǒng)的啟動(dòng)狀況，判斷故障所在。

?