網絡全光化進程的加速以及網絡技術的演進擴展了傳統(tǒng)數(shù)據業(yè)務以外的多業(yè)務模式，諸如音視頻下載、P2P流媒體等業(yè)務對網絡的業(yè)務承載能力提出了新的挑戰(zhàn)。隨之而來的線速處理和可管理需求已使傳統(tǒng)網絡設備不堪重荷，因此新型網絡設備需要具備快速的業(yè)務升級能力和高性能的處理能力以提高網絡容量。目前，采用多內核和并行處理結構的網絡處理器(Network Processor)在中高端網絡設備中的使用已逐漸成為趨勢。但與計算和消費市場一樣，通信網絡市場的多核并行處理的開發(fā)也面臨著前所未有的挑戰(zhàn)，因此如何突破NP多核架構的開發(fā)瓶頸已成為業(yè)界關注的焦點。

多業(yè)務流催生新型多核網絡處理器

NP融合了CPU的靈活性和ASIC的高性能特點。NP擁有很強的硬件并行處理能力，其可通過多內核實現(xiàn)處理器級的并行處理，因此使用多核NP實現(xiàn)并行交換(PPS)能很好地提升網絡容量。高性能系統(tǒng)需求可以說是驅動多內核和快速處理技術需求的動力。新型多核NP被應用在控制平面、數(shù)據平面以及兩者結合的處理。目前主要的多核NP半導體廠商有MIPS架構陣營的Cavium、RMI、博通，以及PowerPC架構陣營飛思卡爾。

很多應用具有寬廣的性能范圍和能根據內核性能和數(shù)量進行縮放的解決方案。這些能力可以使系統(tǒng)廠商很容易實行跨平臺保存和重新利用遺留代碼并移植到未來的應用，因此增加性能和添加增值功能對網絡設備而言十分有必要。多核NP主要通過可縮放的方式卸載TCP性能，而新型多核NP的片上內容處理卸載可以對L4層以上的分組提供處理并能夠實現(xiàn)片上壓縮/解壓。為了幫助內核卸載，多數(shù)多核處理器的廠商都集成了特殊的硬件加速器進行那些可用硬件更高效實現(xiàn)的處理。由于新的多核處理器結合了硬件加速技術，多內核與多I/O可以共享同一數(shù)據報內的分組的所有部分，來自這些模塊的關于位置和數(shù)據可追蹤與可接入的信息實質上可以用來調試軟件。而通過平臺利用這些信息優(yōu)化性能同樣變得重要?？梢暬球寗佣嗪颂幚砥鞯墓芾沓绦蚬δ苤С值牧硪粋€趨勢。

面對日益增長的P2P業(yè)務流，深層包檢測(DPI)技術被認為是對付網絡多業(yè)務所帶來的管理/控制挑戰(zhàn)的有效方法。模式匹配是實現(xiàn)DPI的基礎，而多核NP能對DPI的模式匹配提供有力的支持。實現(xiàn)DPI的模式匹配主要有TCAM(三態(tài)內容可訪問存儲器)模式匹配以及正則表示模式匹配。其中，TCAM是一種用于硬件加速查找的外接式存儲器，廣泛用于早期的高端路由器上。但其靈活性較差、功耗大。面對下一代網絡的高吞吐量需求LA-1接口已經逐漸不能滿足，目前主要TCAM生產廠商正為下一代TCAM制定新接口。正則表示式(regular expression)模式匹配由于具備高性能和高靈活性特點正逐漸成為DPI模式匹配的主流。

由于在DPI下交換協(xié)議、病毒定義和頻繁的更新需要模式數(shù)據庫，而為實現(xiàn)DPI性能需求，也對存儲器帶寬提出了需求。飛思卡爾半導體通過模式匹配引擎（PME）提供快速編譯和提升了模式更新，因為可以使用廉價的DDR2存儲模式使PME的吞吐量無需依賴于外部存儲器。PME使用NFA(非確定性無限自動機)解決DPI中的模式剖析問題。另外，在分組的狀態(tài)檢測過程中也可以使用狀態(tài)規(guī)則引擎(stateful rule engine)卸載更多的CPU帶寬。多核處理器不但需要低延時存儲器訪問以進行高性能的L2和L3路由判決，而且需要具有高性能正則表示式的查找加速以允許分組能夠被安全應用搜查到，也同樣需要安全加速以處理分組的壓縮/解壓。所有這些加速器和多個內核共享數(shù)據和狀態(tài)使得高帶寬互連變得尤其重要。而這個互連必須是完全緩存一致性的。據飛思卡爾半導體網絡和多媒體應用處理器部門的Jeffrey Ho介紹，飛思卡爾即將推出的多核平臺將會支持三級緩存體系以滿足那些同時需要共享前端緩存和本地后端緩存的應用。另外，由于用于L4層及以上的應用的模式匹配卸載需要靈活性和易于編程，在那些快速的業(yè)務更新里就無需外接昂貴的TCAM和RLDRAM了，PME引擎能圍繞匹配的狀態(tài)操作也無需進行軟件的交互。

總的來看，新型多核NP相對于傳統(tǒng)的微引擎/微碼NP有很多優(yōu)勢。首先具有更好的編程性，例如能使用Linux、VxWorks或者BSD這些基于C/C++語言的標準嵌入式操作系統(tǒng)，以及多種標準開發(fā)環(huán)境；并能夠將控制、管理和數(shù)據平面軟件集成到單芯片里面。但高應用吞吐量才是高端NP首要關注的，低端NP提高集成度是為了達到降低成本的目的。而在應用中是否采用NP和ASIC/FPGA結合的方式則要視乎具體情況而定。目前，有廠商把控制和數(shù)據平面集成到單顆NP里面，但高端應用仍將它們進行分離處理。因為這更多的是取決于遺留代碼、軟件及具體方法而不是由NP的功能集成的支持度所決定的，所以在未來的高端設備設計當中NP和ASIC /FPGA將長期共存，這樣才能夠進行諸如背板事務的處理以及能為產品提供區(qū)別于競爭對手產品的附加值。