具有設計探索和報告生成能力，可加快小芯片的信號完整性分析以及 UCIe 合規性驗證，從而幫助設計師提高工作效率，縮短新產品上市時間
是德科技（Keysight Technologies, Inc.）宣布推出 System Designer for PCIe?，這是其先進設計系統 （ADS）軟件套件中的一款新產品，支持基于行業標準的仿真工作流程，可用于仿真高速、高頻的數字設計。System Designer for PCIe 是一種智能的設計環境，用于對最新的 PCIe Gen5 和 Gen6 系統進行建模和仿真。是德科技還在改進其電子設計自動化平臺，通過為現有的 Chiplet PHY Designer 工具增加新功能，評估 Chiplet 中芯片到芯片的鏈路裕度性能，并對電壓傳遞函數 （VTF）是否符合相關參數標準進行測量。
System Designer for PCIe 是一種智能的設計環境，用于對最新PCIe Gen5 和 Gen6 系統進行建模和仿真
PCIe 憑借其高速數字傳輸能力、出色的可擴展性和適應能力，成為廣泛適用于電子行業各領域的重要通用接口標準。它的用途十分廣泛，范圍涵蓋從日常生活中的消費電子設備到高性能計算和關鍵基礎設施系統中的專業應用。
復雜的 PCIe 設計支持多鏈路和多通道系統，主要涉及 RootComplex 和 End-Point 之間的復雜分析設置，有時還會包括中繼器。通常，設計人員需要投入大量時間準備仿真工作，卻很容易出錯。在仿真過程中，往往缺乏針對特定供應商的算法建模接口（AMI）仿真模型，而實際上在設計周期的早期階段就需要使用這些模型來探索設計空間。設計師還需要確保他們的原型設計能夠在硬件制造開啟之前通過合規性測試。
能夠提升工作效率、優化工作流程和提高合規性
System Designer for PCIe 能夠利用一種智能的設計環境，自動設置多鏈路、多通道和多層級（PAM4）的 PCIe 系統。它簡化了仿真設置步驟，縮短了從首次探索到發現更深層次問題的時間。
PCIe AMI 建模器支持 NRZ 和 PAM4 調制，能夠快速生成 PCIe 系統分析所需的 AMI 模型。AMI 模型生成器為設計師提供了一套向導式的 AMI 模型生成工作流程，可快速創建發射器（Tx）和接收器（Rx）模型。
采用經過簡化的、由仿真驅動的虛擬合規性測試，使得設計人員能夠確保設計的質量。高度集成的、由仿真驅動的 PCIe 合規性測試工作流程可最大限度地減少設計迭代，縮短產品上市時間，從而降低設計成本。
Chiplet PHY Designer 的增強功能
Chiplet PHY Designer 是 EDA 行業首款針對通用小芯片互聯技術 （UCIe）標準的仿真解決方案，有助于評估和預測芯片到芯片的鏈路裕量、用于通道合規性分析的 VTF 以及前向時鐘的性能。Chiplet PHY Designer 具有全新的設計探索和報告生成能力，可加速信號完整性分析和合規性驗證，從而提高設計人員的工作效率，縮短新產品的上市時間。
是德科技 EDA 事業部高速數字產品線總監 Hee-Soo Lee 表示：“我們將持續拓展由標準驅動的工作流程解決方案，從而為客戶提供支持。與同類產品相比，我們的高速數字產品組合能夠為信號完整性分析和合規性測試驗證提供更準確、更先進的仿真軟件，在 EDA 行業處于領先地位。PCIe 和 UCIe 等數字標準對于保障電子系統的性能而言至關重要。設計師在工作過程中使用是德科技的 PCIe 和 UCIe 仿真解決方案，可以縮短開發周期，節省大量時間和成本。”
更多精彩內容歡迎點擊==>>電子技術應用-AET<<
