近幾年，FPGA由于具有可編程的靈活性，大受AI設計公司的青睞。目前，FPGA在AI芯片行業呈現出兩種發展趨勢，一個是在FPGA的基礎上推出優化架構，二個是最大化程度挖掘FPGA的使用范圍，甚至從FPGA轉向專用定制芯片ASIC。Semico Research數據顯示，FPGA在過去幾年的CAGR保持在8-10%左右，未來五年隨著FPGA在AI應用中的擴張，CAGR將高達38.4%。為了保持自身競爭力，全球有25%的企業使用了人工智能或機器學習，兩年內這一比例將增長到72%，Semico Research預計在4年內，應用于人工智能的FPGA市場規模將增長3倍，達到52億美元。

　　但是人工智能算法仍在不斷演進，數值精度選擇呈多樣性，計算引擎要具有可編程性、更高效；內存層次結構需要更高帶寬，實現內部和外部記憶；數據移動需要消除擁堵點，實現FPGA架構中的ASIC性能。設計者需要利用FPGA架構實現最佳功耗、性能和靈活性，打破降低效率的歷史瓶頸。

　　Achronix公司董事長兼首席執行官Robert Blake

　　為了滿足人工智能/機器學習（AI/ML）和高帶寬數據加速應用日益增長的需求，Achronix推出了Speedster7t FPGA系列產品。Achronix公司董事長兼首席執行官Robert Blake介紹，“AI處理的數據量非常大，要讓數據高效地傳輸到不同的部分，需要考慮三個因素：高效計算力、高效大寬帶的數據運算能力、高效豐富存儲緩存能力。Speedster7t系列是基于一種高度優化的全新架構，以其所具有的如同ASIC一樣的性能、可簡化設計的FPGA靈活性和增強功能，從而遠遠超越傳統的FPGA解決方案。通過將FPGA的可編程性與ASIC的布線結構和計算引擎完美地結合在一起，Speedster7t系列產品創造了一類全新的‘FPGA +’技術”

　　一種新型技術FPGA+：FPGA與ASIC技術的融合

　　重新設計整個FPGA架構

　　在開發Speedster7t系列FPGA的產品過程中，Achronix的工程團隊完全重新構想了整個FPGA架構，以平衡片上處理、互連和外部輸入輸出接口（I / O），以實現數據密集型應用吞吐量的最大化，可以應用于基于邊緣和基于服務器的AI / ML應用、網絡處理和存儲。

　　在制造工藝方面，Speedster7t器件采用了TSMC的7nm FinFET工藝制造，是專為接收來自多個高速來源的大量數據而設計，同時還需要將那些數據分發到可編程片上算法性和處理性單元中，然后以盡可能低的延遲來提供那些結果。

　　Speedster7t系列產品包括高帶寬GDDR6接口、400G以太網端口和PCI Express Gen5等接口，所有這一切單元都互相連接以提供ASIC級帶寬，同時保留FPGA的完全可編程性。Robert Blake強調，“我們是唯一一家支持GDDR6的模塊高帶寬存儲方案的FPGA公司。每個GDDR6存儲控制器都能夠支持512 Gbps的帶寬，Speedster7t器件中有多達8個GDDR6控制器，可以支持4 Tbps的GDDR6累加帶寬，并且以很小的成本就可提供與基于HBM的FPGA等效存儲帶寬。”

　　Achronix為什么選擇GDDR6？Robert Blake解釋，“目前只有兩個方案：HBM2和GDDR6。現在HBM2和GDDR6性能差不多，HBM2成本太貴，而且靈活性差，我們采用GDDR6比采用HBM2成本降低一半。”

　　Speedster7t系列產品可以打破FPGA的瓶頸問題，提供最高的FPGA計算密度、最高帶寬數據傳輸、高帶寬和低成本的存儲器接口，主要得益于兩點創新：二維片上網絡（2D NoC）和機器學習處理器（MLP）模塊陣列。

　　二維片上網絡（2D NoC）

　　傳統FPGA加速數據會將數據傳輸到外面，需要布線單元來做，性能受到限制，而Speedster7t建設了很多高速通道，即二維片上網絡（NOC），其可以橫跨和垂直跨越FPGA邏輯陣列，連接到所有FPGA的高速數據和存儲器接口，利用這些高速通道將數據從一端傳輸到另外一端。

　　高帶寬片上網絡

　　Robert Blake解釋，“它們就像疊加在FPGA互連這個城市街道系統上的空中高速公路網絡一樣，Speedster7t的NoC支持片上處理引擎之間所需的高帶寬通信。NoC中的每一行或每一列都可作為兩個256位實現，單向的、行業標準的AXI通道，工作頻率為2Ghz，同時可為每個方向提供512 Gbps的數據流量。”

　　通過在Speedster中實現專用二維 NoC， 極大地簡化了高速數據移動，并確保數據流可以輕松地定向到整個FPGA結構中的任何自定義處理引擎。最重要的是，NOC消除了傳統FPGA使用可編程路由和邏輯查找表資源在整個FPGA中移動數據流中出現的擁塞和性能瓶頸。這種高性能網絡不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時提高有效LUT容量。

　　Robert Blake也表示，“二維NOC都是用ASIC來做的，客戶采用我們的FPGA，如果后期需要做ASIC，不需要花費更多的時間，可以將小部分可編程IP集成到ASIC中。現在最流行的AI技術硬件方法有GPU、CPU和ASIC，如果算法固定有可能用AISC實現，這一市場一直在增長，三種技術各自都有自己的優勢。”

　　機器學習處理器（MLP）模塊陣列

　　傳統上，使用DSP模塊進行AI / ML訓練，所支持的精度不夠，構建AI/ML應用程序，需要消耗額外邏輯和存儲資源，性能收到限制。Speedster7t FPGA的核心是其全新機器學習處理器（MLP）中大規模的可編程計算單元平行陣列，它們可提供業界最高的、基于FPGA的計算密度。MLP是高度可配置的、計算密集型的單元模塊，可支持4到24位的整點格式和高效的浮點模式，包括對TensorFlow的16位格式的支持，以及可使每個MLP的計算引擎加倍的增壓塊浮點格式的直接支持。

　　MLP與嵌入式存儲器模塊緊密相鄰，通過消除傳統設計中與FPGA布線相關的延遲，來確保以750 MHz的最高性能將數據傳送到MLP。這種高密度計算和高性能數據傳輸的結合使得處理器邏輯陣列能夠提供基于FPGA的最高可用計算能力以每秒萬億次運算數量為單位（TOPS，Tera-Operations Per Second）。

　　Robert Blake表示，“Achronix除了為客戶提供FPGA產品，還可以進行eFPGA IP授權，支持從Speedster7t FPGA到ASIC的無縫轉換。FPGA應用通常具有必須保持可編程性的功能，而其他固定功能則是專用于特定的系統應用。對于ASIC的轉換而言，固定功能可以被固化進ASIC結構中，從而減小芯片面積、成本和功耗。當使用Speedcore eFPGA IP將Speedster7t FPGA轉換為ASIC時，客戶有望節省高達50％的功耗并降低90％的成本。”