北京時(shí)間6月6日早間消息，在開發(fā)了全球首個(gè)7納米芯片的兩年之后，IBM宣布，該公司已取得技術(shù)突破，利用5納米技術(shù)制造出密度更大的芯片。

IBM研究所科學(xué)家展示5納米芯片晶圓

　　這種芯片可以將300億個(gè)5納米開關(guān)電路集成在指甲蓋大小的芯片上。作為對比，同樣大小的7納米芯片可以集成200億個(gè)晶體管。

　　簡單來說，芯片上的晶體管越密集，晶體管之間的信號傳遞速度就越快。IBM表示，隨著晶體管密度的增加，5納米芯片相對于10納米芯片可以實(shí)現(xiàn)40%的性能提升，或是將功耗降低75%。

　　IBM使用了一種新型晶體管，即堆疊硅納米板，將晶體管更致密地封裝在一起。納米板晶體管通過4柵極去發(fā)射電子，這與當(dāng)前通過3柵極發(fā)射電子的FinFET晶體管不同。FinFET最初出現(xiàn)在22納米和14納米芯片中，預(yù)計(jì)在7納米芯片中仍將繼續(xù)得到使用。

　　IBM研究院半導(dǎo)體技術(shù)研究副總裁穆克什·凱爾（Mukesh Khare）表示，芯片行業(yè)正在努力突破FinFET的設(shè)計(jì)，因?yàn)檫@種設(shè)計(jì)無助于集成電路規(guī)模的進(jìn)一步擴(kuò)大。隨著芯片設(shè)計(jì)人員嘗試集成更多的晶體管，芯片正面臨晶體管泄露的問題。

　　凱爾指出：“從幾何學(xué)上來說，F(xiàn)inFET無法再繼續(xù)擴(kuò)大規(guī)模。”

　　IBM研究納米板晶體管技術(shù)已有十余年時(shí)間。該公司使用“極端紫外線”光刻技術(shù)來制造納米板晶體管，同樣的工藝也應(yīng)用在IBM的7納米測試芯片中。

　　IBM與Global Foundries和三星合作展開了5納米芯片的研究。這一合作組織在2017年日本的VLSI技術(shù)和電路大會(huì)上公布了這款芯片。IBM不會(huì)生產(chǎn)這種芯片，生產(chǎn)工作由Global Foundries和三星負(fù)責(zé)，而這兩家公司也可以選擇獲得5納米工藝的授權(quán)。

　　預(yù)計(jì)5納米芯片將在2020年左右開始大規(guī)模量產(chǎn)。

　　目前的芯片工藝仍停留在10納米階段。例如，高通最新的驍龍835處理器就是使用三星10納米工藝的首批芯片之一。三星最新的Galaxy S8智能手機(jī)搭載了這款芯片。

　　盡管IBM發(fā)布了5納米芯片工藝，但芯片行業(yè)仍面臨巨大的困難，以跟上摩爾定律的預(yù)測。不過，IBM的5納米工藝至少指出了芯片行業(yè)在2020年之前的發(fā)展方向。

　　凱爾表示：“摩爾定律不斷受到挑戰(zhàn)，因?yàn)楦夏柖刹⒉蝗菀住＿@需要不斷取得基礎(chǔ)性的突破。這種新的晶體管將幫助芯片行業(yè)繼續(xù)發(fā)展，產(chǎn)生摩爾定律所預(yù)測的經(jīng)濟(jì)價(jià)值。”

　　盡管如此，由于芯片行業(yè)面臨著摩爾定律能否持續(xù)的不確定性，因此芯片設(shè)計(jì)者正在探索替代方案。近年來，芯片的重要發(fā)展來自于新的處理器架構(gòu)，而不是在單位面積上集成更多晶體管。例如，GPU（圖形處理單元）已成為“深度學(xué)習(xí)”技術(shù)主要的訓(xùn)練工具。谷歌則開發(fā)了專用處理器TPU（張量處理單元），目標(biāo)是通過云計(jì)算平臺運(yùn)行深度學(xué)習(xí)軟件。

　　知名科技行業(yè)分析師帕特里克·莫爾海德（Patrick Moorhead）表示：“摩爾定律自誕生以來一直在衰落，但直到最近才無法跟上每兩年晶體管密度翻番的節(jié)奏。行業(yè)正在使用GPU、DSP、FPGA和ASIC來應(yīng)對異構(gòu)計(jì)算需求。”

　　他表示：“向5納米工藝的發(fā)展非常重要。因?yàn)樗杏?jì)算，包括異構(gòu)計(jì)算，都需要這種技術(shù)來提高效率或性能。”