真實世界的應用需要真實世界的物理連接，一般來說，這意味著模擬信號要在系統內的某處被數字化處理，以便于微處理器、ASIC或FPGA采集數據并做出決策。
基本選用標準
當選擇一款模擬數字轉換器(ADC)時，大多數設計師似乎只關注幾個主要標準。在設計下一代便攜式、低功耗數據采集系統時，諸如功耗等規范也許至關重要，但大多數情況下，工程師是基于下面這些因素來選擇一款ADC：數字接口(SPI、I2C和并行接口等)、分辨率(需要的有效位)、要求的轉換速度、ADC架構、輸入結構。
其他的選擇標準通常包括功耗考慮(工作和休眠模式)以及是否集成了參考電壓等。此外，工程師還常常考慮系統友好特性，比如：為數據數字化處理集成的FIFO、集成的可編程增益放大器(PGA)，或連接到串行總線的通用I/O等。
數字接口選擇
ADC的數字部分通常是個基本標準，這是因為數字系統的實現可能會受制于可用的某些接口種類以及所需的數據傳輸速率。
例如，當將一個ADC連接到你喜愛的微控制器時，這個ADC也許只有一個I2C接口可用。對更高速率或更高分辨率的ADC來說，并行接口可能是迅速傳送大量數據的最簡單方式，如可在FPGA內運行的數字濾波就是這種需大量數據傳送的應用。
精密ADC可支持3種主要接口類型——雙線(或I2C)、三線(或SPI)以及并行接口，每種接口都有各自優劣勢。高速ADC(大于10Msamples/s)也可提供用于連接到FPGA的高速串行連接的低電壓差分信令(LVDS)。
雙線或I2C接口的引腳數少，封裝尺寸也小。也就是說數據傳輸只用兩個引腳，這使得它可在極小的封裝內獲得最多通道數。例如，對一個8引腳封裝來說，其中兩個是接口引腳，兩個是電源引腳，其余4個引腳可用作模擬輸入。例如，美信的MAX11613四通道、12位ADC就采用micro-max 8引腳封裝。
這些小型器件使它們成為消費應用和系統電源監控應用的理想選擇。(I2C與電源管理SMBus協議非常相似。)此外，由于基于I2C的ADC能在每單位面積上提供更多通道數，所以通常被利用3軸加速度計和陀螺儀的游戲控制器和航位推算系統等空間受限的應用所采用。
然而，I2C接口的數據傳輸速率慢，且難以隔絕。I2C接口的數據引腳是個雙向集電極開路腳。因此，在諸如醫療應用等系統出于噪聲隔離或安全等需要，要求進行(光)隔離的場合，采用I2C就很困難。此外，基于I2C的系統速度將較慢，其最高數據傳輸速率通常不超過3.4Mbps。
三線接口和SPI提供一種能支持100Mbps(理論上)的全雙工、高速總線。此外，如果把多個ADC(或其它SPI器件)連接在一條總線上，可以將其級聯起來。例如，可在單一隔絕的SPI總線上，將8個MAX11040組合成32信道，用于電網應用。此外，SPI支持簡單且有成本效益的(光)隔離。這種方法在FPGA內實現同樣相對容易，但它所需的管腳比I2C多。
并行接口具有高吞吐量以及邏輯控制接口簡單的特點，這很適合FPGA。遺憾的是，并行接口也需要很多管腳。
分辨率
固有的ADC誤差、信號幅度、最低有效位(LSB)步長以及動態范圍等要求，會使“需要多少位”這個小問題變得復雜。例如，簡單的系統電壓和電流測量，可能只需要8、10或12位ADC。但是，測量典型的電阻橋配置內的傳感器，可能需要24位的Σ-ΔADC器件才能在很大的總體信號中檢測出小的信號變化。
常用dB(分貝)代表分辨率，dB提供了ADC整體信噪比(SNR)的一個近似(也即體現出它能從傳感器或系統噪聲背景中解析出多么小的信號)。分辨率的每一位約為6dB。因此，理論上，12位ADC應該有大約72dB的SNR?，F實中，很多因素限制了信噪比，一款SNR為70dB或更高的12位ADC就很不錯了。
ENOB=(SINAD–1.76)/6.02
ADC供應商以如下兩種常見形式之一引述該指標：有效位數(ENOB)或信噪比和失真(SINAD)。這兩種形式是相關的。ENOB的一種定義是：
ENOB=(SINAD-1.76)/6.02
其中所有值都以dB表示。SINAD就是在剔除dc項后，所要的信號(基本)與所有失真和噪聲之和的比。因此：SINAD=(rms信號/rms噪聲)
在線性完美(無失真)但有嘈聲的系統中，SINAD和SNR可以互換。我們以簡單的12位、單通道ADCMAX1240為例。數據表給出的最壞情況下的SINAD為70dB，因此，按照上述公式，我們可得到ENOB：ENOB(MAX1240)=(70-1.76)/6.02=11.34位。
噪聲源和諧波可對ADC的品質造成傷害。許多系統和ADC都面臨這種情況。在本文下面，我們來考察一些常見的噪聲和諧波源。
因此，在決定需要多少位時，要考慮諸如噪聲和諧波等系統和ADC誤差，并確保即便在把上述誤差也考慮在內時，系統仍有足夠的分辨率。如果分辨率不夠高，在數據讀取時會發生量化誤差，且系統精度將下降。