隨著技術(shù)的進(jìn)步，EMI 對(duì)電路正常運(yùn)行構(gòu)成越來越大的威脅。這是因?yàn)殡娮討?yīng)用正轉(zhuǎn)向各種無線通信或者便攜式平臺(tái)。因此大多數(shù)干擾EMI 信號(hào)最終都以傳導(dǎo)EMI 的形式進(jìn)入到PCB 線跡（trace）中。
當(dāng)您努力想要設(shè)計(jì)出一種抗EMI 電路時(shí)，您會(huì)發(fā)現(xiàn)，模擬傳感器電路往往會(huì)成為巨大的EMI 吸收器。這是因?yàn)椋瑐鞲衅麟娐烦３．a(chǎn)生低電平信號(hào)，并且有許多高阻抗模擬端口。另外，這些電路使用更加緊湊的組件間隔，其讓系統(tǒng)更容易截獲和傳導(dǎo)噪聲干擾，從而進(jìn)入到線跡中。
在這種EMI 情況下，運(yùn)算放大器(op amp) 便會(huì)成為一個(gè)主要目標(biāo)。我們?cè)诒鞠盗形恼碌牡?部分“EMI 如何通過介質(zhì)干擾電路”看到了這種效應(yīng)。(文章詳情請(qǐng)見TI官網(wǎng)：http://www.ti.com.cn/general/cn/docs/gencontent.tsp?contentId=152156 )，此文中圖1 所示EMI 信號(hào)引起1.5 伏的偏移電壓誤差！
一個(gè)標(biāo)準(zhǔn)的運(yùn)算放大器有3 個(gè)低阻抗引腳（正功率、負(fù)功率和輸出）以及2 個(gè)高阻抗輸入引腳（請(qǐng)參見圖1a）。盡管這些引腳可以抵抗EMI 影響，但是輸入引腳最為脆弱。
圖1 EMIRR 與EMIRR IN+ 測(cè)定方法比較
EMIRR 電磁干擾抑制比
電壓反饋放大器的反相和非反相引腳的特性基本相同。但是，非反相輸入（請(qǐng)參見圖1b）的放大器EMI 耐受度測(cè)試最為簡(jiǎn)單。
(1)
式1 中，VRF_PEAK 為所用RF 電壓的峰值，VOS 為放大器的DC 偏移電壓，而100 mVP 為100 mVP 輸入信號(hào)EMIRR IN+ 參考。
您可以利用EMIRR 衡量標(biāo)準(zhǔn)，比較放大器的EMI 抑制性能。圖2 顯示了 TI OPA333 CMOS 運(yùn)算放大器的EMIRR IN+ 響應(yīng)。該圖表明，這種器件可以較好地抑制器件300 kHz帶寬以上的頻率信號(hào)。
圖2 OPA333、EMRR IN+ 與頻率的關(guān)系
相比外部RC 濾波器，集成電路內(nèi)部EMI 濾波器擁有三個(gè)方面的好處。潛在用戶可以對(duì)包含集成濾波器的放大器的性能進(jìn)行測(cè)試，以保證其在較寬頻率范圍的EMI 抑制性能(2)。無源濾波器組件在寄生電容和電感方面并不理想，其限制了濾波器抑制甚高頻噪聲的能力。與之形成對(duì)比的是，集成電路與片上無源組件的電氣特性十分匹配。最后，使用內(nèi)部濾波器的集成電路還可以給客戶帶來其它一些好處，例如：組件數(shù)目更少、成本更低和電路板面積更小等。
為了降低電路的EMI 敏感度，電路板設(shè)計(jì)人員應(yīng)始終注意使用良好的布局方法。可以通過讓線跡長(zhǎng)度盡可能的短，使用表面貼裝組件，以及使用具有專用信號(hào)回路接地層的印制電路板(PCB)，來實(shí)現(xiàn)上述目標(biāo)。盡可能地保持接地層完整，并讓數(shù)字信號(hào)遠(yuǎn)離模擬信號(hào)通路。另外，將射頻旁路電容器放置在所有集成電路電源引腳上。讓這些電容器靠近器件引腳，并確保在潛在EMI 頻率下其阻抗盡可能地接近0 歐姆。
參考文獻(xiàn)
· 《EMI 如何通過介質(zhì)干擾電路》，作者：Baker, Bonnie，2012 年2 月16 日發(fā)表于《EDN》第18 頁(yè)。
· 《運(yùn)算放大器EMI 抑制比》，作者：Hall, Kuehl，2011年8 月發(fā)表于TI 《應(yīng)用報(bào)告》(SBOA128)。
· 《抗EMI 型運(yùn)算放大器規(guī)范》，作者：Wagt, Staveren，2011 年1 月15 日發(fā)表于TI《應(yīng)用說明》(SNOA497A)。