嵌入式實(shí)時(shí)控制系統(tǒng)是指在系統(tǒng)規(guī)定的時(shí)間間隔內(nèi)，調(diào)節(jié)或強(qiáng)制被控制對(duì)象完成預(yù)定動(dòng)作或做出及時(shí)響應(yīng)；能對(duì)輸入做出快速響應(yīng)、快速檢測(cè)和快速處理；并能實(shí)時(shí)提供現(xiàn)場(chǎng)驅(qū)動(dòng)操作信號(hào)，以實(shí)現(xiàn)對(duì)被控對(duì)象控制的系統(tǒng)。嵌入式實(shí)時(shí)控制系統(tǒng)軟件方面的不可靠情況較少，而硬件故障時(shí)有發(fā)生。

    在硬件可靠性方面，已有學(xué)者都進(jìn)行了相關(guān)研究：Bobbio等人[1]對(duì)單部件Markov模型進(jìn)行了可靠性分析；Kuo和Zuo[2]對(duì)n取k表決系統(tǒng)進(jìn)行了可靠性模型總結(jié)，并提出了優(yōu)化策略；Arulmozhi[3]對(duì)異構(gòu)部件組成的k/n表決系統(tǒng)提出了一種簡單而有效的計(jì)算模型；Sherwin和Bossche[4]對(duì)備用系統(tǒng)進(jìn)行了可靠性研究與分析；Pukite[5]對(duì)一些常見的硬件結(jié)構(gòu)進(jìn)行了Markov建模，同時(shí)對(duì)這些硬件結(jié)構(gòu)的可靠性進(jìn)行了歸納總結(jié)；梅登華等[6]人對(duì)鐵路信號(hào)控制系統(tǒng)的硬件可靠性進(jìn)行了研究。這些研究對(duì)提高計(jì)算機(jī)系統(tǒng)的可靠性具有十分重要的意義，但對(duì)嵌入式實(shí)時(shí)控制系統(tǒng)硬件可靠性來說，還需要對(duì)其進(jìn)行深入細(xì)致的研究。
1 ERCS目標(biāo)定義
    在對(duì)嵌入式實(shí)時(shí)控制系統(tǒng)ERCS(Embedded Real-time Control System)硬件可靠性進(jìn)行研究之前，需先定義其硬件構(gòu)成。任何ERCS的硬件都由EDU和IP硬核組成。IP硬核由電子元器件EC(Electronic Components)、電路及其結(jié)構(gòu)CiS(Circuit and its Structure)、電路板CB（Circuit Board）和執(zhí)行裝置ED（Executive Device）等組成。
    ERCS硬件組成的每個(gè)部分，都具有一定的約束，即：電子元器件IEC1不超過N1、可選電路及其結(jié)構(gòu)ICiS2不能超過N2，……、電路板布線方式ICBn不能超過Nn-1、執(zhí)行裝置可選種類或可選裝置不超過Nn；而某種功能的可選硬件有多種，這些可選的硬件具有不同的可靠性參數(shù)[7]。
 
   

 

3 算例分析
    參考文獻(xiàn)[16]設(shè)計(jì)了嵌入式車站信號(hào)聯(lián)鎖控制器，應(yīng)用本文的ERCS硬件可靠性模型對(duì)其進(jìn)行可靠性分析。
3.1 控制器硬件的可靠性
    嵌入式聯(lián)鎖控制器采用冗余結(jié)構(gòu)，單控制器硬件包括MCU、通信模塊和外圍接口等，具體硬件設(shè)計(jì)可參見參考文獻(xiàn)[16]。對(duì)嵌入式聯(lián)鎖控制器的單個(gè)MCU的各個(gè)組成模塊進(jìn)行分析，得到如圖4所示的基本任務(wù)可靠性框圖[17]。
3.2 各IP硬核可靠度
    依據(jù)本文模型，以圖5所示的嵌入式聯(lián)鎖控制器的電源電路為例，查閱各組成電路的手冊(cè)，得到如表1所示的各種芯片及器件的失效率。

    本文針對(duì)ERCS硬件進(jìn)行了可靠性建模與分析，并結(jié)合具體實(shí)例，通過對(duì)嵌入式聯(lián)鎖控制器硬件采用本文的可靠性模型進(jìn)行可量化計(jì)算可知，該模型適合實(shí)時(shí)控制系統(tǒng)的可靠性設(shè)計(jì)要求，能夠?qū)RCS硬件可靠性進(jìn)行量化計(jì)算；同時(shí)，該模型適合對(duì)ERCS硬件可靠性進(jìn)行分配與計(jì)算，具有可接受性、普遍性和數(shù)據(jù)真實(shí)性，符合IEC61165標(biāo)準(zhǔn)。
參考文獻(xiàn)
[1] BOBBIO A，PREMOLI A，SARACCO O.Multi-state homogeneous Markov models in reliability analysis[J].Microelectronics Reliability，1980，20(6)：875-880.
[2] KUO W，ZUO M J.Optimal reliability modeling：principles and applications[M].New York：Wiley，2003：20-135.
[3] ARULMOZHI G.Direct method for reliability computation of k-out-of-n：G systems[J].Applied Mathematics and  Computation，2003，143(2-3)：421-429.
[4] SHERWIN D J，BOSSCHE A.The reliability，availability and productiveness of systems[M].London：Chapman & Hall，1993：20-156.
[5] PUKITE J，PUKITE P.Modeling for reliability analysis，Markov modeling for reliability，maintainability，safety and supportability analyses of complex systems[J].New York，IEEE Press，1998.
[6] 梅登華，周美玉.微機(jī)聯(lián)鎖系統(tǒng)的硬件及可靠性分析[J]. 西南交通大學(xué)學(xué)報(bào)，1997，32（2）：223-228.
[7] 王培東，徐海濤.遺傳退火算法的硬件及可靠性分析[J]. 西安交通大學(xué)學(xué)報(bào)，1997，32（2）：223-228.
[8] 郭榮佐，王霖.嵌入式系統(tǒng)原理[M].北京航空航天大學(xué)出版社，2008：1-20.
[9] 李能貴.電子元器件的可靠性[M].西安：西安交通大學(xué)出版社，1990：9-145.
[10] Zhang Tieling，Xie Min.Reliability and modeling of systems integrated with firmware and hardware[J].International Journal of Reliability，Quality and Safety Engineering，2005，12(3)：227-239.
[11] 任鑫，趙新文，蔡琦.基于狀態(tài)轉(zhuǎn)移法的冷卻水系統(tǒng)動(dòng) 態(tài)可靠性分析[J].中國艦船研究，2011，6(2)：81-85.
[12] HASSETT T F，DIETRICH D L.Time-varying failure rates in the availability & reliability analysis of repairable systems[J].IEEE Transactions on Reliability，1995，44(1)：155-160.
[13] 李裕奇，李永紅.隨機(jī)過程[M].北京：國防工業(yè)出版社，2005：214-252.
[14] Teng Xiaolin，PHAM H.Reliability modeling of hardware and software interactions，and its applications[J].IEEE Transactions on Reliability，December 2006，55(4)：571-577.
[15] 于敏，何正友，錢清泉.基于Markov過程的硬/軟件綜合系統(tǒng)可靠性分析[J].電子學(xué)報(bào)，2010，38(2)：474-481.
[16] 劉麗萍，郭榮佐，王霖.嵌入式車站信號(hào)聯(lián)鎖控制器設(shè)計(jì)[J].計(jì)算機(jī)仿真，2010，27(6)：314-317.
[17] 程凱，王曉丹，楊公訓(xùn)，等.監(jiān)控系統(tǒng)硬件電路板可靠性計(jì)算[J].計(jì)算機(jī)測(cè)量與控制，2006，14(11)：1492-1496.