《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 嫩草影院ncyy在线观看 | 欧美成人自拍视频 | 欧美在线视频二区 | 亚洲欧美一区二区视频 | 在线观看二区三区午夜 | 亚洲精品无码不卡在线播放he | 欧美精品免费在线 | 高清国产亚洲va精品 | 成人免费视频一区二区 | 精品久久一区二区 | 日本在线网 | 国产一级不卡毛片 | 一级黄色片aaa | 在线观看国产精品日本不卡网 | 中国美女隐私无遮挡免费视频 | 91精品网站 | 成年女人毛片免费视频 | 久久久久免费观看 | 日本三级一区 | 韩国美女一级毛片 | 亚洲视频国产精品 | 日本三级香港三级人妇gg在线 | 国产亚洲高清在线精品不卡 | 老司机亚洲精品影院 | 久久午夜精品 | 国产高清亚洲精品26u | 日韩欧美亚洲 | 国产只有精品 | 国产亚洲精品2021自在线 | 日本亚州在线播放精品 | 欧美做爰性欧美 | 日韩特级毛片免费观看视频 | 国产欧美日韩视频在线观看一区二区 | 欧美二区在线观看 | 一级特色黄大片 | 在线观看久草视频 | 麻豆日韩 | 亚洲1314| 国产一区在线观看免费 | 久久一日本道色综合久 | 久久黄色精品视频 |