《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 国产成人福利视频网站 | 欧美的高清视频在线观看 | 欧美孕妇性xxxⅹ精品hd | 久久久久久毛片免费播放 | 成人在线一区二区三区 | 中国国产成人精品久久 | 成人亲子乱子伦视频 | 在线aaa| 18在线观看国内精品视频 | 99成人免费视频 | 看三级网站 | 久久免费视频在线 | 一本一本久久a久久精品综合麻豆 | 国产玖玖玖精品视频 | 精品免费久久久久欧美亚一区 | 狼人 成人 综合 亚洲 | 在线a国产 | 亚洲a级| 欧美一级毛片生活片 | 国产成人久久精品二区三区 | 久久美女精品国产精品亚洲 | 鸥美毛片| 亚洲91在线 | 免费观看呢日本天堂视频 | 狠狠色丁香婷婷久久综合考虑 | 国内精品九一在线播放 | www亚洲免费 | 欧美日韩一区二区三区视视频 | 久久永久免费视频 | 久草视频资源在线 | 亚洲国产一区在线二区三区 | 她也啪在线视频 | 国产一区二区影视 | 在线视频亚洲 | 久久久久久全国免费观看 | 中文字幕在线精品 | 亚洲成人毛片 | 麻豆国产 | 日韩在线精品 | 免费国产成人高清在线观看不卡 | 91久久另类重口变态 |