毫米波雷達技術研究始于20世紀70年代,從1986年開始，美國國防部為了解決毫米波分立元器件離散以及價格昂貴的問題，由國防高級研究項目局(DARPA)發起并主持了一項歷時近8年(1986～1994年)的微波毫米波單片集成電路計劃(MIMIC)。該計劃旨在開發1 GHz～100 GHz頻率范圍內的各種單片集成電路，要求成本低、性能好、體積小、可靠性高并具有批量生產能力。該計劃的順利實施并完成，直接推動了毫米波制導技術的飛躍發展。毫米波雷達充分利用了毫米波的特性，具有諸多優勢：(1)頻帶寬，適合于各類寬帶信號處理；(2)可以在小的天線孔徑下得到窄波束，方向性好，有極高的空間分辨力；(3)有較寬的多普勒帶寬，測速精度高；(4)地面雜波和多徑效應影響小，低空跟蹤性能好；(5)其散射特性對目標形狀的細節敏感，可提高多目標分辨和對目標識別的能力與成像質量；(6)抗電子對抗，反隱身；(7)與激光和紅外相比，具有穿透煙、灰塵和霧的能力，可全天候工作[1]。但是毫米波雷達也存在作用距離有限(數十公里之內)、開發成本高等缺點。
    20世紀90年代以來，隨著軍事斗爭對毫米波雷達需求的增長以及在研制毫米波雷達發射機、接收機、天線和無源器件等各個方面的重大突破，毫米波雷達技術的發展進入了一個新的階段。高線性度和低相噪的線性調頻信號非常符合毫米波雷達體積及精度等方面的要求[2]。傳統產生LFM信號的方法是采用壓控振蕩器(VCO)，但在整個寬頻段內VCO產生高線性度的LFM信號是相當困難的。直接數字頻率合成器（DDS）由于采用數字電路結構，頻率分辨率高，且具有相位連續特性，所以其產生LFMCW信號線性度大大優于VCO。雖然DDS輸出信號中帶有雜散信號，但其相位截斷雜散信號具有可預見性[3]。只要合理選擇輸出頻點就可以滿足系統設計要求。
    本文給出了一種毫米波全相參雷達系統導引頭的設計和實現方法，包括收發系統結構設計以及高性能的頻率合成器設計。該系統主要功能為產生在Ka波段的兩路信號，一路是產生多種模式的線性調頻信號作為發射的激勵信號，另一路則產生相應的本振接收信號。系統對這兩路信號在相位噪聲、雜散及變頻時間上都提出了較高的要求。
1 系統設計與實現
    DDS輸出LFM信號的上變頻可通過多次變頻實現，也可以通過DDS驅動PLL實現，但是后者不僅會造成輸出頻率步進的惡化，而且PLL的實現必須考慮鎖定時間、環路帶寬與掃頻時間間隔、掃頻頻率間隔的關系，設計上較為復雜[4]。雖然利用PLL的窄帶濾波特性輸出的LFM信號雜散性能可以改善，但由于鎖相環鎖定過程的存在以及鎖定過程中存在的過沖等問題，總體上LFM信號的頻率穩定度與DDS輸出LFM信號相比有所下降，故此方案對LFM信號頻率穩定度的影響直接決定整個系統的性能。多次變頻則可以在不惡化LFM信號輸出頻率步進的前提下，通過設計合理的本振信號以達到最小程度的相噪惡化。本方案中，輸出LFM信號的時間間隔為ns級，而PLL的ns級的瞬時跟蹤特性并不理想，故采用多次上變頻方案更為合適。多次上變頻中，中頻輸入與本振信號頻率不能相差太遠，即本振和射頻輸出頻率不能相差太近(尤其是中頻信號為LFM信號時)，否則變頻后信號帶寬與信號中心頻率的比值太小，即對濾波器的選擇性要求太高導致工程上無法實現，但是為了減小變頻級數，本振頻率應盡量高。因此，上變頻的關鍵為變頻級數以及各級變頻本振頻率的確定。
    通過詳細的頻譜規劃，本上變頻方案采用三級變頻設計，分別采用高、低、高本振設計，高本振即變頻輸出頻率為本振頻率與中頻頻率的差頻信號，低本振即變頻輸出頻率為本振頻率與中頻頻率的和頻信號。配置頻率關系保證7階以下的變頻交調落在有用信號帶寬之外，易于濾除。DDS輸出的LFM信號由于帶寬遠小于本振信號頻率，故在頻譜規劃時可當作是頻率為輸出LFM信號的中心頻率的單頻信號。另外，系統輸出信號在毫米波波段，如果系統采用傳統鎖相環電路，跳頻時間在?滋s量級，不能滿足本設計跳頻時間小于2 ?滋s的指標。直接合成方案可以保證其工作頻率和跳頻時間；由DDS提供精確的步進，來產生線性掃頻信號，保證調頻脈寬、調頻帶寬的準確性；多次變頻則可以在不惡化LFM信號輸出頻率步進的前提下，通過設計合理的本振信號達到最小程度的相噪惡化，且實現結構較為簡單，易于實現。
    綜上所述，選用DDS+直接合成的方案，以充分發揮DDS高分辨率的特點。DDS可以實現小步進的跳頻功能，且變頻時間極短，但DDS的工作和輸出頻率較低，所以考慮將DDS的輸出信號進行倍頻和混頻，從而實現最終輸出信號的跳頻功能；同時，充分利用DDS芯片的線性調頻功能，然后經過混頻，實現輸出激勵信號的線性調頻功能。其系統方案如圖1所示。

    由圖1可知，晶振提供的120 MHz信號分為三路，分別輸出給分頻器產生60 MHz基準源、給FPGA提供時鐘，另一路經過放大器取諧波，得到480 MHz和600 MHz的信號。600 MHz信號通過64倍頻鏈，產生38.4 GHz的毫米波波段本振信號。480 MHz信號經一分四功分器，通過DDS、混頻、8倍頻電路，產生C波段的發射和接收中頻信號，然后分別與38.4 GHz的毫米波波段本振信號混頻，得到最終的射頻信號和接收本振。其中，DDS為兩路輸出，一路產生毫米波LFM信號，另一路產生毫米波雷達的跳頻本振信號源。
1.1 LFM信號實現
    目前基于數字技術，大時帶積的線性掃頻信號主要通過DDS技術與倍頻器、混頻器、PLL等上變頻技術相結合來產生。本方案低頻段線性掃頻信號的產生是通過選擇合適的DDS芯片并對該芯片進行合理的參數配置得到。對于本設計，DDS芯片輸出的LFM信號的中心頻率為60 MHz，調頻脈寬和調頻帶寬如表1所示。

    考慮芯片系統時鐘、輸出通道數目、輸出頻率相噪雜散水平等方面的因素，采用ADI公司的AD9958提供LFM信號。DDS的輸入時鐘為480 MHz，AD9958在一塊芯片上集成了兩個完整的DDS通道，兩通道完全獨立，故一路通道信號可提供給跳頻信號源而無需另外一片DDS器件。由于AD9958的參數設置為串行方式，其串行時鐘最大為200 MHz。為了減小控制系統的響應時間，應盡量減小控制芯片向被控制芯片的送數時間，故控制芯片采用Xilinx公司的FPGA芯片EP1C3T100I7。
1.2 C波段跳頻信號源實現
    C波段跳頻源的相噪雜散水平、變頻時間、功率平坦度指標好壞將影響整個系統的指標好壞，而C波段信號設計的關鍵是380 MHz信號的設計。380 MHz信號由480 MHz信號和100 MHz信號混頻產生。其中，100 MHz信號由DDS產生，選用Mini公司的SYM-2無源雙平衡混頻器來產生380 MHz信號。混頻后接一聲表面波(SAW)濾波器，其技術指標為：中心頻率為380 MHz，通帶帶寬BW(-1 dB)>20 MHz，插損<4.5 dB，帶外抑制>60 dBc@Fo&plusmn;90 MHz、>70 dBc@Fo&plusmn;180 MHz。該濾波器主要用于對DDS輸出信號進行雜散抑制，由于后級倍頻到C波段的倍頻次數較高，采用聲表面波濾波器利用其矩形系數好、帶寬較窄的特點，能夠提高整個C波段跳頻信號源的頻譜純度。
1.3 毫米波波段本振點頻源實現
    毫米波波段點頻源的相噪雜散水平也將影響整個系統的指標好壞，而毫米波波段信號設計的關鍵是600 MHz信號的設計。600 MHz信號由120 MHz信號經過倍頻濾波產生。在實際工程中，倍頻器多為偶數次倍頻器，所以本方案中使用Sirenza公司的放大器SNA-386，讓其工作在飽和狀態，取其諧波分量中的五次諧波來實現五倍頻的功能。同時，系統中所需的480 MHz信號是取120 MHz信號的四次諧波得到。在SNA-386放大器后使用組合濾波器分別對600 MHz和480 MHz的信號進行濾波，從而得到這兩路信號。SNA-386是GaAs單片寬帶放大器，具有50 ?贅匹配、可級聯的特點。SNA-386在工作頻率為0.1～3 GHz時，增益為20 dB，3 dB時帶寬為3 GHz，1 dB時壓縮點為10 dBm，三階交調截點為23 dBm，噪聲系數為4 dB，反向隔離為22 dB，器件電壓為3.7 V。電路結構如圖2所示。

2 系統實測結果及分析
    本毫米波頻率合成器在腔體結構的設計上，采取上下兩個腔體正面和背面都裝電路的結構，這樣做可以充分利用空間，使不同功能的電路相互隔離，有效避免了各個模塊之間的串擾。上腔體的正面部分主要包括混頻、倍頻、分頻、濾波電路等。背面主要包括DDS和FPGA電路。下腔體正面電路布局為功率控制模塊的電源電路。背面主要包括C波段跳頻源電路、毫米波波段本振源電路、混頻濾波電路和功放模塊等。
    使用Rohde& Schwarz公司的信號源分析儀FSUP-26測的LFM信號，其調頻線性度、調頻寬度和準確度均滿足雷達工作要求。圖3為對DDS輸出信號跳頻時間的測試結果，由圖3可知DDS輸出信號的跳頻時間小于1 &mu;s。考慮到倍頻、混頻以及濾波器模塊的頻率響應時間很短，本系統的跳頻時間滿足小于2 &mu;s的要求。用Agilent公司的E4447頻譜分析儀(3 Hz~42.98 GHz)對本振源的相位噪聲和雜散的測試結果如圖4所示。毫米波本振源的相噪為-91.56 dBc/Hz@1 kHz、-100.78 dBc/Hz@10 kHz、-104.17 dBc/Hz@100 kHz，滿足該毫米波雷達系統的相噪要求。

    實測結果表明，采用本文所闡述的方案具有低相噪、低雜散、捷變頻、體積小等特點，充分利用了DDS產生的線性掃頻信號的優勢，掃頻帶寬和脈沖寬度控制精確，調頻線性度很好。利用DDS的開環、無反饋特性，并結合直接頻率合成的方案，大大降低了系統的頻率轉換時間，為最終實現系統跳頻時間小于2 &mu;s的要求提供了保證。三次變頻方案巧妙地利用了相位噪聲和雜散的性質，合理的頻率規劃降低了本振和激勵源產生的難度。
    本文闡述的設計在兼顧頻譜純度與跳頻時間等關鍵技術指標的基礎上，為毫米波雷達的整機性能提供了保障。該方案的變頻方案和利用DDS與傳統直接頻率合成技術的混合設計思想，對于設計其他低相噪捷變頻頻率合成系統具有參考價值。
參考文獻
[1] 惲小華.現代頻率合成技術綜述[J].電子學報，1995，23(10)：148-151.
[2] 鮑景富，陳玉生，祝斐，等.3mm高穩定鎖相振蕩源[J].電子科技大學學報，1996(2)：219.
[3] KROUPA V F.Direct digital frequency synthesizers[J].Wiley-IEEE Press，1998(11).
[4] 楊遠望，蔡竟業，任威，等.X~Ku波段寬覆蓋捷變頻頻率合成器研制[J].電子科技大學學報，2007，36(4)：709-712.