0 引言
    脈寬調制技術(PWM)目前廣泛應用在電力、電子、微型計算機、自動控制等多個學科領域。本設計采用基于FPGA的直接數字頻率合成(DDS)技術，通過D／A轉換進行程控放大，實現了三相功率可控的PWM信號。

1 系統的設計原理和實現過程
1．1 DDS的設計原理
    直接數字頻率合成器(DDS)的組成見圖1。fc為時鐘頻率，K為頻率控制字，N為相位累加器的字長，W波形存儲器地址線位數，L為ROM數據線寬度(一般也為D／A轉換器的位數)，fo為輸出頻率。相位累加器按照時鐘脈fc的時序，對輸入頻率控制字K進行累加，相位累加器的輸出作為波形存儲器的地址輸入。相位累加器的輸出對應于該時刻合成周期信號的相位，由于N位累加產生溢出，因而相位是周期性的，在0～2π范圍內變化。2π／2N rad是最小的相位增量，完成一整周的正弦波輸出需要經過2π／(K×2π／2N rad)個系統時鐘周期。因此，可以得到輸出波形的頻率fo為：

    
    而DDS的最小頻率分辨率(即最低的合成頻率)為
   
    最高的基波合成頻率受奈奎斯持抽樣定理的限制(至少每周兩次抽樣才能重構波形)。

    由此可以看出，DDS具有高頻率分辨率的特點。在fc固定時，取決于相位累加器的位數N，只要N足夠大，理論上就可以獲得相應的分辨精度，這是傳統方法難以實現的。DDS中相位改變是線性過程，其相位誤差主要依賴于時鐘的相位特性，相位誤差小，形成的信號具有良好的頻譜特性。
1．2 用FPGA和DDS技術產生三相PWM的原理
    本設計需要設計能夠輸出三相的PWM信號。根據DDS的原理，相位累加器的輸出對應于該時刻合成周期信號的相位，并且相位具有周期性，在0～2π范圍內變化。因此設置相位累加器的初始值，就可以使產生的信號具有不同的初相位。
    本設計的單相PWM信號在FPGA上實現的原理和過程如圖2所示。相位控制字R設置相位累加器的初始值，可決定PWM信號的初相。圖2中，使用一個幅值比較器取代了圖1中的波形儲存器，幅值比較器是一個0／1輸出的二值比較器，它決定了輸出脈沖的波形。由前面分析可知，累加器的輸出值是線性的，它的值與相位一一對應，因此累加器的輸出值與參數K進行比較結果決定輸出信號fo的高低電平。K作為一個門限值，通過設置K便可設置輸出脈沖波形的占空比，我們把K稱為占空比控制字。多路單相PWM電路共用一個參考時鐘fc就可以構成多相PWM信號，各相PWM均有獨立的R和K，通過設置便可獲得多路同頻異相、占空比不同的PWM信號。

    由于使用了DDS原理方法，上述PWM脈沖信號具有高頻率和相位分辨率的特點。但圖2中的DDS方法是有區別于傳統DDS實現的，它沒有使用波形存儲單元，節省了FPGA的存儲空間，使設計全數字化，便于在FPGA上實現，方法簡單高效。
1．3 功率可控的設計
    PWM信號的功率可控是為了滿足不同應用的需求。本設計通過程控放大(AGC)實現PWM信號的功率可控，圖3是功率可控的原理框圖。

    AD603是美國AD公司繼AD600后推出的寬頻帶、低噪聲、低畸變、高增益精度的壓控VGA芯片。由FPGA、D／A轉換器和可編程增益放大器AD603構成程控放大的原理如圖3所示。FPGA通過對控制D／A輸出直流電壓來控制AD603的內部電阻衰減網絡，實現增益調節。其外圍元件少，電路簡單，由于AD603帶寬最大能達到90MHz，增益范圍有40dB，增益精度在±0．5dB，可精確實現電壓的控制，實現功率的精確步進控制。

2 設計的測試與結果分析
    系統的測試結果如圖4、圖5及圖6所示。

    圖1中的信號為作為比較的基準信號。信號的頻率為149．7kHz，峰峰值2．32V，正頻寬3．344μs，即占空比為50％。信號進行調幅、調頻及調相后如圖5所示，峰峰值為2．40V，步進增量為80mV；頻率調為150．1 kHz，步進增量為0．4kHz；正頻寬3．40 μs，占空比為51％；調相效果如圖6所示，相位調節為2．16°。
    測試設備為Tektronix TDS2024型的數字存儲示波器。排除測試過程的誤差，結果調制波形有較高的精度，基本達到了設計要求。

3 結論
    基于FPGA實現的DDS的方法結合了FPGA及DDS的特點和優勢，非常適用于產生頻率、相位、占空比可調的信號，這恰好是PWM信號所需求的。目標系統實現了高精度、高分辨率的任意頻率的三相PWM信號發生器的設計，在實測中取得了較好的效果。